Ingénieur EDA & Physical Design, Synthèse & Place-and-Route ASIC IA
    Simulation de métier
    CareerOn

    Ingénieur EDA & Physical Design, Synthèse & Place-and-Route ASIC IA

    Réalisez la synthèse logique et le place-and-route d'un accélérateur MPPA pour le processeur Coolidge V3 de Kalray avec les outils Cadence.

    14 heures
    Avancé
    i
    Semiconducteurs — EDA & Conception Physique
    Ouverte

    Profil Recherché

    Bac+5 microélectronique, informatique ou génie électrique

    Connaissances en logique numérique (Verilog/VHDL) et architecture

    Intérêt pour les outils EDA et l'optimisation de circuits

    Pourquoi cette simulation compte

    Construisez une expérience concrète et la confiance pour la suite.

    Description

    Les outils EDA (Electronic Design Automation) sont les fondations invisibles de l'industrie des semiconducteurs. Sans eux, aucun chip ne peut être conçu. Cadence Design Systems (CA $6 Mds) est l'un des 3 géants mondiaux de l'EDA avec Synopsys et Siemens EDA.

    Vous rejoignez Kalray, pépite française du processeur massivement parallèle (architecture MPPA™), au sein de l'équipe Physical Design à Grenoble. Votre mission : réaliser la synthèse logique et le place-and-route (PnR) d'un cluster MPPA pour le processeur Coolidge V3, destiné aux applications IA embarquée dans le datacenter et l'automotive.

    Vous utilisez la suite Cadence Genus (synthèse) + Innovus (PnR) sur un process TSMC N7 avec une cible de fréquence de 1,2 GHz et un budget power de 3W par cluster.

    Comment ça se passe

    Quelques étapes pour commencer

    S’inscrire et commencer

    Créez votre compte et ouvrez la mission.

    Faire le travail

    Traitez chaque mission comme le métier se pratique vraiment.

    Lire votre signal

    Voyez ce que votre travail a montré, cité depuis ce que vous avez écrit.

    Garder la preuve

    Emportez la preuve dans vos candidatures et vos entretiens.

    La simulation en action

    Découvrez comment les situations prennent vie

    FILE

    Cadence — EDA Solutions

    cadence.com

    FILE
    FILE

    Kalray — Processeurs MPPA

    kalrayinc.com

    FILE
    FILE

    TSMC — Foundry Services

    tsmc.com

    FILE

    Les missions du programme

    Ouvrez une mission pour voir ce que vous allez produire

    ☆

    Aperçu du programme

    1

    Task 1

    2

    Task 2

    3

    Task 3

    4

    Task 4

    5

    Task 5

    6

    Task 6

    7

    Task 7

    8

    Task 8

    🏁

    Ligne d’arrivée

    Aperçu du programme

    Les outils EDA (Electronic Design Automation) sont les fondations invisibles de l'industrie des semiconducteurs. Sans eux, aucun chip ne peut être conçu. Cadence Design Systems (CA $6 Mds) est l'un des 3 géants mondiaux de l'EDA avec Synopsys et Siemens EDA.

    Vous rejoignez Kalray, pépite française du processeur massivement parallèle (architecture MPPA™), au sein de l'équipe Physical Design à Grenoble. Votre mission : réaliser la synthèse logique et le place-and-route (PnR) d'un cluster MPPA pour le processeur Coolidge V3, destiné aux applications IA embarquée dans le datacenter et l'automotive.

    Vous utilisez la suite Cadence Genus (synthèse) + Innovus (PnR) sur un process TSMC N7 avec une cible de fréquence de 1,2 GHz et un budget power de 3W par cluster.

    Ce que vous allez vivre

    • Synthèse
    • Floorplan & PnR
    • Timing Closure
    • Signoff

    Prérequis

    • Bac+5 microélectronique, informatique ou EE
    • Connaissances en logique numérique et architecture processeur
    • Français courant, anglais technique

    Témoignages d'Experts

    Ce que disent les professionnels du secteur

    5.0 •4 voix d’experts
    Story
    “Kalray conçoit le processeur le plus complexe jamais développé en France. Le Coolidge V3 intègre 80 cœurs MPPA, 28 Mds de transistors, en TSMC N7. Chaque ingénieur physical design qui rejoint notre équipe travaille sur un chip de classe mondiale.”

    Dr. Éric Sanchez

    VP Design Engineering

    Kalray

    Story
    “L'IA transforme l'EDA — et l'EDA transforme l'IA. Nos outils Genus et Innovus utilisent maintenant le ML pour optimiser le timing et le power. Le physical designer de demain est un ingénieur qui combine hardware expertise et data science.”

    Dr. Anirudh Devgan

    CEO

    Cadence

    Story
    “Le timing closure sur un design de 28 milliards de transistors à 1,2 GHz en N7, c'est comme résoudre un Rubik's Cube de 1 milliard de faces. Chaque décision de placement a des répercussions en cascade. C'est le métier le plus intellectuellement…”

    Stéphanie Leclercq

    Physical Design Lead

    Kalray

    Story
    “Cadence France est le centre d'excellence européen pour le support des designs avancés. Nous recrutons 30+ ingénieurs par an. Le profil physical design est le plus demandé — et le mieux rémunéré — de l'industrie EDA.”

    Thomas Pariente

    Field Application Engineer

    Cadence France

    Prêt à commencer ?

    Faites le travail, gardez la preuve.